conhecer - aprender - realizar
Pestillos
Latch es un circuito electrónico secuencial que se utiliza para el almacenamiento temporal de información binaria. Funcionan como recuerdos temporales.
El funcionamiento típico de Latch (“Lock” en portugués) es almacenar y mantener un bit de información (en la salida), hasta que su entrada es cambiada por nuevas señales (nuevos bits).
La salida de un pestillo depende de sus entradas actuales y anteriores, y su estado puede cambiar cuando cambia la entrada.
Son componentes fundamentales utilizados en computadoras, sistemas de comunicaciones y muchos otros tipos de sistemas electrónicos digitales.
Los Latches se construyen con Puertas Lógicas, con 2 entradas (que actúan como Set y Reset) y dos salidas, cada una de las cuales es complementaria de la otra, como se muestra en la figura 1.
Pestillos - Módulo 3.1
Electrónica Digital - Circuitos Secuenciales
Pestillos - definición
Tipos de pestillos:
Existen varios tipos de Pestillos, cuyos diseños satisfacen diferentes necesidades. Veremos algunos de ellos en detalle.
Pestillo SR
Pestillo D
Pestillo D Cerrado
Pestillo JK
Importante – Los pestillos se implementan utilizando puertas AND, NAND, OR, NOR o NOT (como en la figura 2, en este caso solo puertas NOR), o con otra reorganización de las puertas, sin cambiar su función.
Latch SR (Configuración-Reinicio)
Latch SR consta de:
- 2 Entradas S (Set) y R (Reset )
- 2 Salidas Q y Q' (donde Q' es el complemento de Q)
- El SR Latch se compone de 2 puertas NOR (también se pueden utilizar puertas NAND), con una conexión Cross Loop como se muestra en la figura 2.
La Figura 2 también muestra la Tabla de Verdad, para este tipo de Latch (SR)
Comprender cómo funciona Latch SR
En el ejemplo de la figura 2, para (S=0 y R=1) (línea amarilla).
En la Tabla de Verdad de la Puerta Lógica NOR (ver aquí), basta con que una de las entradas sea “1”, para que la salida sea “0”, que es nuestro caso. Entonces, necesariamente Q=0.
Por lo tanto tendremos (en la segunda puerta NOR), S=0 y Q=0, entonces Q' =1, como se muestra en la Tabla de Verdad.
Tampoco podrían ser diferentes, ya que Q y Q' son complementarios.
Si S=0 y R=0, los valores de salida quedarán “bloqueados” en el valor anterior, según la tabla.
Si S=1 y R=1, las salidas presentarán valores indefinidos, como ocurre con:
R=1 entonces Q=0 y como S=1 entonces Q'=0 y Q y Q' no pueden ser “0” al mismo tiempo (como se muestra en la Tabla, las salidas no serán válidas).
Pestillo D
El SR Latch cuando las dos entradas (S y R) están en nivel alto (1), las salidas presentan una falta de definición como se ve arriba (figura 2), por lo que son estados de entrada inaceptables.
Latch D resuelve este problema invirtiendo una de las entradas como se muestra en la figura 3. En este caso, S y R dan paso a D (datos).
Dado que las dos entradas están invertidas, no hay posibilidad de estados indefinidos o bloqueados.
La tabla de verdad se muestra a la derecha de la figura 3.
Pestillo D Cerrado
El Gated D Latch se utiliza cuando se requiere que las condiciones de los estados de salida dependan de las señales de una entrada Enable.
El pestillo cerrado D consta de:
- 2 Entradas D (Datos) y E (Habilitar)
- 2 Salidas Q y Q' (donde Q' es el complemento de Q)
- El SR Latch se compone de 2 puertas NOR, 2 puertas Y y una NO como se muestra en la figura 4.
El diagrama con las compuertas se muestra en la figura 4. Se agregaron dos compuertas AND con relación a la figura 2.
Además de la entrada D (Datos), hay una segunda entrada (Habilitar).
La Tabla de Verdad muestra las salidas Q y Q' en función del Dato (D) y la entrada habilitante (E)
Pestillo JK
En Latch JK, la salida retroalimenta (Feedback en inglés) la entrada , como vemos en la figura 5.
Latch JK es equivalente a Latch RS, aunque los diagramas de Logic Gate (figuras 2 y 5) son diferentes.
El Latch JK consta de:
- 2 entradas J y K
- 2 Salidas Q y Q' (donde Q' es el complemento de Q)
- El SR Latch se compone de 2 puertas NOR, 2 puertas Y, ver figura 6.
Latch JK permite que, cuando ambas entradas J y K estén en ALTO, los estados de las salidas se alternarán, terminando con el estado “indefinido” de Latch SR, como se muestra en la figura 2.
Esto se debe a la retroalimentación de la salida a la entrada.
Ventajas de los pestillos
Los pestillos, a diferencia de los Flip-Flops, no utilizan una señal de reloj, por lo que son más rápidos y preferidos cuando se requieren altas velocidades.
Son flexibles y consumen menos energía.
Son fáciles de implementar utilizando puertas lógicas básicas.
Desventajas de los pestillos
Como la entrada es sensible al nivel (alto, bajo), puede volverse más inestable y esto puede afectar el circuito electrónico, debido a error o inestabilidad en el proceso de la señal.
Como no usan reloj, pueden volverse impredecibles.